基于FPGA的数据采集及显示 FPGA 电子工程世界网
陈柯勋++王晓毅++薛辉
摘 要：为了提高现有数据采集器的可靠性，本文选用Altera公司Cyclone IV系列的EP4CE15F17C8N为核心芯片，选用Analog Device 公司的12位A/D转换芯片AD9233-125完成数据采样，并添加SDRAM和EEPROM 模块来扩展FPGA芯片的存储资源、降低数据丢失的风险。在完成设计之后，本文针对性地设计了可靠性评估方法，确定本文所设计实现的可靠性等级为0.625，具有较高的可靠性。本文所设计的数据采集器成本低、可靠性高、可扩展性强，可以被应用于多个领域，具有广阔的市场应用前景。
关键词：数据采集器 FPGA 可靠性
中图分类号：TP274.2 文献标识码：A 文章编号：1672-3791（2017）08（c）-0007-02
Abstract： In order to improve the reliability of the existing data acquisition system， EP4CE15F17C8N of Altera Cyclone IV series is chosen as the core chip in this paper， the 12 bit A/D chip AD9233-125 of Analog Device is chosen to complete data sampling， and add SDRAM and EEPROM module to expand FPGA chip storage resources and reduce the risk of data loss. After the completion of system design， this paper designed a reliability evaluation method to determine the reliability level of this design is 0.625， with higher reliability. The data collector designed in this paper has the advantages of low cost， high reliability and expandability， which can be used in many fields with a broad market prospect.
Key Words： Data acquisition device； FPGA； Reliability
在工業生产、科学研究、环境监测等多个领域中，数据采集器可以对各种参数进行实时的采集、监测和记录，扮演着重要的角色。目前已有多种成熟的数据采集器被投入使用，但目前市场上通用的高速数据采集卡通常成本较高、可拓展性弱，灵活性低，且处理速度和可靠性都有进一步提升的空间[1]。因此，本文以经济、实用性强和可靠性好为设计目标，选用Altera 公司Cyclone IV 系列的 EP4CE15F17C8N为核心芯片，设计了一款低成本、高速、高可靠性的数据采集器，并设计了可靠性评估方案对其可靠性进行测试。
1 总体设计方案
根据前文所述，综合考虑成本、采集速度、采集精度、稳定性和可靠性，本文将以FPGA芯片EP4CE15F17C8N为核心，搭配相应的AD芯片、存储芯片完成数据采集器的设计，本文所设计实现的数据采集器的总体原理框图如图1所示。
从图1中可以看出，本文所设计的数据采集器由A/D采样模块、FIR滤波模块、FPGA模块、SDRAM存储模块、EEPROM存储模块、串口发送模块6个部分组成。在实现过程中采用verliog HDL语言，开发环境选用Quartus II[3]。每个部分的设计过程如下。
（1）A/D采样模块。为了提高数据采集器的采集速度，本文在AD采样时选用Analog Device公司的AD9233-125芯片，该芯片是一款12位的125 MSPS 模数转换器（ADC），内置一个高性能采样保持放大器（SHA）和片内基准电压源，最高采样率可达 125MHz，12位分辨率，模拟带宽最高可达650MHz，可做射频直接带通采样，可以满足本文的设计需求。为了不限制该芯片的高速采集性能，本文在编程过程中缩短了指令执行时间，包含状态较少，主要包括以下4个状态：
①停止状态。数据采集单元开始时处于停止或空闲状态。
②启动状态。当A/D转换控制信号到达时，初始化芯片AD9233-125，启动A/D转换。
③转换状态。在采样周期中等待数据的采集与转换。
④输出状态。A/D转换完成后，开始输出数据，同时进行串并转换。
⑤存储状态。最后存储转换的结果，再返回起始状态准备下一次的数据采集。
（2）FIR滤波模块。为了提高数据采集器的精度，本文将采用 Altera公司提供的FIR IP核对采集出来的数据进行低通滤波，抑制噪声和其他高频信号的干扰。该设计过程是在IP核编辑器里对 FIR IP核的参数进行设置，包括：滤波器阶数和类型为32阶低通滤波器，采样频率为20MHz，截止频率为500KHz，窗类型为海明窗。
（3）FPGA模块。目前，人们一般是以单片机、ARM、FPGA等为核心，搭配AD芯片、存储芯片等来完成数据采集器的设计。其中，以FPGA为核心的设计方案处理速度快、实时性好、精度高，抗干扰能力强，且具有丰富的接口，灵活性很高[2]，考虑到成本和性能，本文选用Altera公司Cyclone IV系列的EP4CE15F17C8N为核心芯片实现数据采集器的设计。
（4）SDRAM存储模块。为了提高数据采集器的存储容量，本文选用Hynix公司的一款16Mb16位总线的SDRAM芯片H57V2562GTR-75C来扩展FPGA芯片的存储资源。该模块在编程实现时参考其数据手册的时序图进行设计，采用状态机实现。endprint
（5）EEPROM存储模块。为了进一步提高数据采集器的稳定性，降低数据丢失的风险，本文在该方案中选用一片64kB的串行EEPROM芯片CAT24C64，用于存储用户非易失性数据。编程实现时本文采用同步有限状态机（FSM）的设计方法来实现EEPROM模块的设计，利用5个状态时钟完成写操作，7个状态时钟完成读操作[4]。
（6）串口发送模块。为了增加数据采集器的可视性，本文在设计过程中添加一个串口发送模块将采集数据实时传输至PC机，供用户进行后续处理和分析，该模块采用10位数据帧格式，波特率设置为115200，利用状态机通过空闲状态、开始状态、数据位发送状态、停止位状态4个状态完成采集数据的传输。
2 数据采集器可靠性分析
对于类似数据采集器的既定系统，传统的系统可靠性分析方法是以经典可靠性分析理论为依据，需要多次测试得到大量统计信息，对于样本容量有限的系统来说，可靠性分析结果误差较大[5]。另一方面，经典可靠性理论必须基于概率假设、二态假设，制约了传统可靠性分析方法的应用范围[6]。为此本文引入了一种较新的系统可靠性等级评价方法，包括选取可靠性评估指标、量化可靠性评价指标、确定系统可靠性等级三个步骤。
（1）选取可靠性评估指标。可靠性评估指标是用来衡量系统可靠性的主要因素，选取依据根据实际情况而不同，指标越多，评估越全面，评估结果越可靠。针对本文所设计实现的数据采集器，评估指标包括：运行环境、系统集成、人机耦合、方案成熟性及安全性。
（2）量化可靠性评估指标。本文将上述评估指标全部统一量化成1～4共4个级别，分别表示被评估系统在该指标下的表现为优、良、中、差，不同量化级别均可形成五边形，所以可以形成如图2所示的可靠性评价网络。
（3）确定系統可靠性等级。由步骤（2）确定数据采集器各个评估指标的具体级别，形成一个五边形并计算该五边形面积，同时计算当所有指标都为优时所形成的五边形面积，计算两个五边形面积的比值即可得到数据采集器的可靠性等级，可靠性等级区间为[1]。
通过上述三个步骤对本文设计实现的数据采集器进行可靠性评价，得到的各个指标的量化结果如图2所示，通过上述步骤（3）确定数据采集器的可靠性等级为0.625，因此本文所设计实现的数据采集器的可靠性较高。
3 结语
本文简明扼要的叙述了基于FPGA芯片EP4CE15F17C8N的数据采集器的设计过程，并针对性的设计了一个可靠性评估方法来对数据采集器的可靠性进行评估，本文所开展的研究有助于提高后续数据处理的质量，可以被扩展应用在多个领域，具有一定的市场应用前景。
参考文献
[1] 王敬美，杨春玲.基于FPGA和UART的数据采集器设计[J]. 电子器件，2009，32（2）：386-389.
[2] 刘怿恒.基于FPGA的数据采集与处理系统设计[D].湖南大学，2013.
[3] 田泽，索高华，张荣华，等.基于FPGA的AFDX网络高速数据采集器设计[J].电子技术应用，2016，42（8）：179-182.
[4] 王薇.基于FPGA的数据采集与处理系统研究[J].电子设计工程，2015（16）：36-38.
[5] 何鹏林.基于嵌入式系统的数据采集器设计及可靠性研究[D].天津大学，2014.
[6] 张帆.国产数控系统性能及可靠性的远程测试与评价[D].华中科技大学，2015.endprint
